我可以: 邀请好友来看>>
ZOL论坛 > 手机论坛 > 手机情报站论坛 > 三星的6nm、5nm、4nm工艺都是7nm改良:3nm弃用FinFET
帖子很冷清,卤煮很失落!求安慰
返回列表
签到
手机签到经验翻倍!
快来扫一扫!

三星的6nm、5nm、4nm工艺都是7nm改良:3nm弃用FinFET

15浏览 / 0回复

Double豆

Double豆

304
精华
41759
帖子

等  级:Lv.11
经  验:442965
  • 语惊四座
  • 任务达人
  • 天下无双
  • 点亮自己
  • 论坛骨干
  • 点睛之笔
  • 点石成金
  • 滴水穿石
发表于 2019-10-20 20:19:21
电梯直达 确定
楼主

7nm工艺的产品已经遍地开花,Intel的10nm处理器也终于在市场登陆,不过,对于晶圆巨头们来说,制程之战却越发胶着。

在日前一场技术交流活动中,三星重新修订了未来节点工艺的细节。

三星称,EUV后,他们将在3nm节点首发GAA MCFET(多桥通道FET)工艺。由于FinFET的限制,预计在5nm节点之后会被取代。

三星的6nm、5nm、4nm工艺都是7nm改良:3nm弃用FinFET

实际上,5nm在三星手中,也仅仅是7nm LPP的改良,可视为导入第二代EUV的一代。7nm LPP向后有三个迭代版本,分别是6nm LPP、5nm LPE和4nm LPE。

相较于年初的路线图,三星6LPP只是简单地引入SDB,从而提供了1.18倍的密度改进。另一个改变是删除4LPP节点,在路线图上只留下4LPE。最后,三星将3 GAAE和3 GAAP更名为3 GAE和3 GAP。

三星的6nm、5nm、4nm工艺都是7nm改良:3nm弃用FinFET

关于工艺核心指标,5nm LPE虽然沿用7nm LPP的晶体管和SRAM,但性能增强了11%,UHD下的密度会接近130 MTr/mm?,终于第一次超过了Intel 10nm和台积电7nm。

三星的6nm、5nm、4nm工艺都是7nm改良:3nm弃用FinFET

在4nm LPE上(2021年推出),三星可以做到137 MTr/mm?的密度,接近台积电5nm。

三星的6nm、5nm、4nm工艺都是7nm改良:3nm弃用FinFET


高级模式
论坛精选大家都在看24小时热帖7天热帖大家都在问最新回答

针对ZOL论坛您有任何使用问题和建议 您可以 联系论坛管理员查看帮助  或  给我提意见

快捷回复 APP下载 返回列表